Design methodologies, frameworks and implementations on reconfigurable devices for timing and energy optimizations

Abstract

The fabrication of more advanced chips has become increasingly challenging and economically inefficient as transistors reach the atomic scale. Major reliability issues including process variability, voltage drop effects and thermal dissipation are becoming even more pronounced in new technology nodes. To cope with the aforementioned issues and provide acceptable solutions, the chip vendors impose global and conservative guard-bands in the operation of their manufactured chips. Such pessimistic strategy, however, does not utilize the actual performance capabilities of the individual chips and does not adapt to those operating conditions (e.g., IR-drop) that strongly depend upon the individual characteristics of an application. Therefore, significant performance is lost, either in terms of frequency or power consumption. In the current research work, we focus on FPGA chips and we aim at delivering adaptive solutions with respect to the quality of the underlying silicon and the specifics of the application executed on the chip. We propose a methodology for the characterization of the actual performance capabilities of present-day commercial FPGA chips subjected to process variations. The methodology bases on the generation of variability maps for the evaluation of performance variation across the FPGA fabric. Capitalizing on the generated variability maps and the potential gains of exploiting the conservative guard-bands, we introduce a framework to enhance the performance of the FPGAs. The framework is based on variability maps and frequency and voltage scaling methods. The former serves the purpose of mapping a given design to most efficient region (intra-die) and device (inter-die). The latter is used to calibrate the FPGA operation to the optimal operating point with respect to the user specifications. With our experimental setup and a set of 28nm FPGAs and realistic benchmarks, we exhibit solutions which can even double the maximum performance of an application when compared to the nominal STA estimations of industrial EDA tools. In addition to the above framework, we introduce an alternative method targeting the energy efficiency improvement of commercial FPGAs providing increased self-sufficiency. The proposed method is based on a reliable sensing scheme to regulate the voltage by holistically considering all process, voltage and temperature variations during the operation of the FPGA. A key characteristic of this method is that it can be integrated as a ready-to-use IP in any user-design. Based on real-world DSP benchmarks, the experimental results exhibit significant power savings while maintaining the functional integrity and nominal timing performance.

Η κατασκευή ολοένα και πιο ανεπτυγμένων τσιπ πλέον καθίσταται εξαιρετικά δύσκολη και οικονομικά ασύμφορη καθώς το μέγεθος των τρανζίστορ πλησιάζει την ατομική κλίμακα. Σημαντικά ζητήματα αξιοπιστίας όπως είναι η μεταβλητότητα υλικού, η πτώση τάσης και αύξηση της θερμοκρασίας γίνονται όλο και πιο έντονα στις νεότερες τεχνολογίες ολοκλήρωσης. Προκειμένου να ανταπεξέλθουν με τα προαναφερθέντα ζητήματα και να παρέχουν αποδεκτές λύσεις, οι κατασκευαστές επιβάλλουν καθολικά και πολύ συντηρητικά όρια ασφαλείας στην λειτουργία όλων των κατασκευασμένων τσιπ. Ωστόσο, αυτή η πεσιμιστική στρατηγική δεν εκμεταλλεύεται τις πραγματικές δυνατότητες απόδοσης των μεμονωμένων τσιπ και δεν προσαρμόζεται στις συνθήκες λειτουργίας (π.χ., πτώση τάσης) που εξαρτώνται σε μεγάλο βαθμό από τα μεμονωμένα χαρακτηριστικά μιας εφαρμογής. Συνεπώς, υπάρχει σημαντική απώλεια απόδοσης τόσο σε όρους ταχύτητας όσο και σε κατανάλωσης ισχύος. Στην παρούσα ερευνητική εργασία, επικεντρωνόμαστε συγκεκριμένα σε επαναπρογραμματιζόμενης λογικής τσιπ (FPGA) και αποσκοπούμε στην παροχή λύσεων που προσαρμόζονται τόσο στην ποιότητα πυριτίου του υποκείμενου τσιπ, όσο και στις ιδιαιτερότητες της εκάστοτε εφαρμογής που εκτελείται πάνω σε αυτό. Προτείνουμε μια μεθοδολογία για τον χαρακτηρισμό των πραγματικών δυνατοτήτων απόδοσης των σημερινών εμπορικών FPGA τσιπ που υπόκεινται σε μεταβολές υλικού. Η μεθοδολογία αυτή βασίζεται στη δημιουργία χαρτών μεταβλητότητας υλικού για την αξιολόγηση της μεταβολής της απόδοσης σε όλο το εύρος της αρχιτεκτονικής του FPGA. Αξιοποιώντας τους παραγόμενους χάρτες μεταβλητότητας υλικού και τα δυνητικά κέρδη που προκύπτουν από την εκμετάλλευση των συντηρητικών ορίων ασφαλείας λειτουργίας των τσιπ, αναπτύξαμε ένα πλαίσιο για την ενίσχυση της απόδοσης των FPGAs. Το συγκεκριμένο πλαίσιο βασίζεται σε χάρτες μεταβλητότητας υλικού και τεχνικές κλιμάκωσης της συχνότητας και τάσης λειτουργίας. Το πρώτο εξυπηρετεί το σκοπό της αποτύπωσης μιας δοθείσας εφαρμογής στο πιο αποδοτικό τσιπ και στην πιο αποδοτική περιοχή αυτού. Το δεύτερο χρησιμοποιείται για τη βαθμονόμηση της λειτουργίας του FPGA στο βέλτιστο σημείο σύμφωνα με τις προδιαγραφές που τίθενται από τον χρήστη. Χρησιμοποιώντας την πειραματική μας υποδομή και ένα σύνολο FPGAs 28nm και ρεαλιστικών εφαρμογών, επιδεικνύουμε λύσεις οι οποίες μπορούν μέχρι να διπλασιάζουν την μέγιστη απόδοση που επικαρπώνεται ο χρήστης, συγκριτικά με την ονομαστική λειτουργία του τσιπ όπως παρέχεται από τα σημερινά βιομηχανικά εργαλεία σχεδιασμού. Επιπλέον, εκτός από το παραπάνω πλαίσιο, προτείνουμε μια εναλλακτική μέθοδο που στοχεύει στη βελτίωση της ενεργειακής απόδοσης των σημερινών εμπορικών FPGAs παρέχοντας υψηλή αυτάρκεια. Η προτεινόμενη μέθοδος βασίζεται σε ένα αξιόπιστο σύστημα παρακολούθησης και ρύθμισης της τάσης λειτουργίας λαμβάνοντας υπόψιν όλα τα φαινόμενα μεταβλητότητας του υλικού, τάσης και θερμοκρασίας κατά την διάρκεια λειτουργίας του FPGA. Ένα από τα κύρια χαρακτηριστικά αυτής της μεθόδου είναι ότι μπορεί να ενσωματωθεί ως έτοιμο προς χρήση IP σε οποιαδήποτε σχεδίαση του χρήστη. Βασιζόμενοι σε πραγματικές εφαρμογές, τα πειραματικά μας αποτελέσματα επιδεικνύουν σημαντική εξοικονόμηση ενέργειας διατηρώντας παράλληλα την λειτουργική ακεραιότητα και την ονομαστική ταχύτητα επεξεργασίας του τσιπ.