Υλοποίηση αποδοτικών αλγορίθμων συνελικτικών νευρωνικών δικτύων σε χαμηλών-πόρων συστήματα-σε-τσιπ με συστοιχία επιτόπια προγραμματιζόμενων πυλών για την επιτάχυνση φορητών εφαρμογών βαθιάς μάθησης

Περίληψη

Η παρούσα διατριβή μελετά και παρουσιάζει την επιτάχυνση σύγχρονων αλγορίθμων νευρωνικών δικτύων σε σύστημα-σε-τσιπ (System-on-a-Chip (SoC)) το οποίο περιλαμβάνει μέσα στο ίδιο τσιπ έναν επεξεργαστή γενικού σκοπού καθώς και μία συστοιχία επιτόπια προγραμματιζόμενων πυλών. Αυτού του είδους τα τσιπ αναφέρονται και ως SoC FPGAs. Για την υλοποίηση φορητών εφαρμογών χαμηλού κόστους έχουν επιλεγεί SoC FPGAs χαμηλού κόστους και σχετικά χαμηλών δυνατοτήτων που παρουσιάζουν κατανάλωση ισχύος μικρότερη των 5 Watts. Επιπρόσθετα, για τη μείωση του χρόνου ανάπτυξης του επιταχυντή σε SoC FPGA, έχει επιλεγεί η ανάπτυξη με τη χρήση εργαλείων υψηλού-επιπέδου σύνθεσης (High-Level Synthesis (HLS)). Με τη χρήση HLS εργαλείων, ο σχεδιαστής μπορεί να περιγράψει τον επιταχυντή σε μια γλώσσα υψηλού επιπέδου όπως C/C++ και αυτή η περιγραφή θα μεταφραστεί τελικά από το HLS εργαλείο σε γλώσσα περιγραφής υλικού (Hardware Description Language (HDL)). Τελικά ο επιταχυντής υλοποιείται στο FPGA τμήμα του SoC FPGA, εν ...
περισσότερα

Περίληψη σε άλλη γλώσσα

Mobile deep learning applications running on consumer smartphones, drones, and autonomous vehicles have to satisfy the high computation requirement of the deep learning algorithms, and, at the same time, achieve low power consumption. Low parameter and high accuracy Convolutional Neural Networks (CNNs) have made a strong appearance in the deep learning research community. These efficient CNNs are the most suitable workload for mobile deep learning applications. Apart from using an efficient CNN, the required workload can be further reduced by using compression methods. This thesis presents the candidate CNN workloads, the methods used for applying compression on a CNN model, the development of a System-on-a-Chip (SoC) Field-Programmable Gate Array (FPGA) CNN accelerator template based on High-Level Synthesis (HLS) methods, an HLS-driven analytical performance model, a CNN-to-FPGA mapping workflow, and, finally, results, conclusions, and future work. Hopefully, this thesis and its resul ...
περισσότερα

Όλα τα τεκμήρια στο ΕΑΔΔ προστατεύονται από πνευματικά δικαιώματα.

DOI
10.12681/eadd/56389
Διεύθυνση Handle
http://hdl.handle.net/10442/hedi/56389
ND
56389
Εναλλακτικός τίτλος
Mapping efficient convolutional neural networks to resource-limited system-on-chip field-programmable gate arrays for mobile deep learning application acceleration
Συγγραφέας
Μουσουλιώτης, Παναγιώτης (Πατρώνυμο: Γεώργιος)
Ημερομηνία
2023
Ίδρυμα
Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης (ΑΠΘ). Σχολή Πολυτεχνική. Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Ηλεκτρονικής και Υπολογιστών. Εργαστήριο Αρχιτεκτονικής Υπολογιστών και Συστημάτων
Εξεταστική επιτροπή
Πέτρου Λουκάς
Ντελόπουλοs Αναστάσιος
Χασάπης Γεώργιος
Βασιλακόπουλος Μιχάλης
Κεραμίδας Γεώργιος
Παπαευσταθίου Ιωάννης
Συμεωνίδης Ανδρέας
Επιστημονικό πεδίο
Επιστήμες Μηχανικού και ΤεχνολογίαΕπιστήμη Ηλεκτρολόγου Μηχανικού, Ηλεκτρονικού Μηχανικού, Μηχανικού Η/Υ ➨ Υπολογιστές, Υλικό (hardware) και Αρχιτεκτονική
Λέξεις-κλειδιά
Επιτάχυνση αλγορίθμων; Υψηλού επιπέδου σύνθεσης; Συστήματα-σε-τσιπ με συστοιχία επιτόπια προγραμματιζόμενων πυλών; Συνελικτικά νευρωνικά δίκτυα
Χώρα
Ελλάδα
Γλώσσα
Αγγλικά
Άλλα στοιχεία
εικ., πιν., σχημ., γραφ.
Στατιστικά χρήσης
ΠΡΟΒΟΛΕΣ
Αφορά στις μοναδικές επισκέψεις της διδακτορικής διατριβής για την χρονική περίοδο 07/2018 - 07/2023.
Πηγή: Google Analytics.
ΞΕΦΥΛΛΙΣΜΑΤΑ
Αφορά στο άνοιγμα του online αναγνώστη για την χρονική περίοδο 07/2018 - 07/2023.
Πηγή: Google Analytics.
ΜΕΤΑΦΟΡΤΩΣΕΙΣ
Αφορά στο σύνολο των μεταφορτώσων του αρχείου της διδακτορικής διατριβής.
Πηγή: Εθνικό Αρχείο Διδακτορικών Διατριβών.
ΧΡΗΣΤΕΣ
Αφορά στους συνδεδεμένους στο σύστημα χρήστες οι οποίοι έχουν αλληλεπιδράσει με τη διδακτορική διατριβή. Ως επί το πλείστον, αφορά τις μεταφορτώσεις.
Πηγή: Εθνικό Αρχείο Διδακτορικών Διατριβών.