Integrated optical memory circuits for signal processing and routing

Abstract

The explosive growth of high-performance computing systems and high-speed communication networks has intensified the limitations of conventional electronic technologies, especially during recent years. Particularly, the continuous expansion of data volumes has led to an escalating demand for routing and address look-up operations, introducing critical performance and latency bottlenecks in modern network infrastructures and DCs. At the same time AI-driven workloads have significantly skyrocketed with LLM sizes growing at an enormous rate, requiring unprecedented computational resources. As a result, the growing number of processing elements necessitates efficient interconnection mechanisms capable of supporting high-throughput data transfer and processing, while simultaneously maintaining energy efficient characteristics. Despite the increased computing needs, the developed memory systems have indicated a limited growth rate compared to the respective processor units, with this phenomenon being known as “Memory Wall” problem. This disparity has emerged as a fundamental limitation, significantly constraining the performance of conventional electronic architectures in both computing and communication tasks. In this context, emerging photonic technologies have been identified as a promising candidate, offering ultra-high bandwidth in the order of Tb/s, reduced energy consumption and low-latency credentials, as well as the potential for inherent parallelism beyond electronic capabilities. Towards this context, photonic integrated circuits implementing especially optical memory layouts, such as RAMs and CAMs, are attracting significant attention as suitable enablers of next-generation computing and communication platforms. The current thesis investigates the design, experimental implementation, and scalability of photonic integrated memory architectures, with particular emphasis on all-optical RAM and CAM systems, for signal processing and routing of information in the optical domain. The main objective is to address and overcome the fundamental limitations and challenges of electronic memory and routing technologies, by leveraging the increased bandwidth, parallelism and energy efficient characteristics offered by modern photonic devices. To address the different challenges, the thesis initially proposes novel photonic architectures based on active Indium Phosphide platforms, enabling high-speed and fully optical memory operations. A bistable SOA-based memory cell is demonstrated, forming the basis for integrated optical RAM/cache and CAM systems. The proposed photonic memory cell has been initially characterised in terms of static and dynamic operations, allowing also for a full memory operation, at 5 Gb/s. The memory functionality is effectively validated through error-rate measurements, allowing for error values of 10-9 with a power penalty of 4.6 dB. The proposed device is additionally utilized in a CAM cell implementation where the SOA-based flip-flop cell is combined with an SOA-MZI access gate, offering high-speed CAM operations, experimentally validating its comparison operation at 5 Gb/s across different content configurations, and achieving error rate values of 10-9 with power penalties of 8 dB. Building upon this, the thesis addresses the scope of complete high-throughput, energy-efficient and all-optical memory architectures, by proposing a layout for a 16-bit RAM bank, as well as a complete cache prototype, that exploits WDM principles for memory addressing, and passive circuits for row and column decoding, while the aforementioned SOA-based devices offer storage and data access functionalities. Moreover, a complete optical 2-bit address look-up architecture is introduced, combining the respective optical active elements, allowing CAM comparison and RAM-based output selection and forwarding, achieving high-speed operations at 10 Gb/s. The specific architecture has also been validated through error-rate measurements, achieving error-free operations (10-9) with only a 9 dB power penalty. Furthermore, advanced silicon photonic approaches are explored in the present thesis, by validating novel linear operator crossbar architectures for similarity search and in-memory computing, enabling scalable and high-throughput CAM/TCAM circuits. A 4×4 silicon photonic device that utilizes EAMs for encoding the search and stored information, is demonstrated for enabling analog 2-bit CAM/TCAM computations, while due to the inherent capability of the proposed crossbar device to identify the level of mismatch between the compared contents, the similarity metric of Hamming distance can also be evaluated, at high-speed rates of up to 50 Gb/s, showing efficient error rate values at the order of 10-3. At the same time, a respective WDM‑enabled TCAM cell is also proposed, allowing for extended comparison availability and energy efficiency, utilizing wavelength division multiplexing principles. The WDM-based cell is also experimentally validated at data rates of up to 50 Gb/s,indicating efficient performance that is validated through Q factor measurements. Additional analysis signifies that the proposed schemes can efficiently scale towards higher dimensions, retaining the necessary signal integrity and non-prohibitive energy requirements, for precise comparison and vector‑distance calculations. In parallel, a novel large-scale 4×9 TCAM UV-programmable photonic crossbar architecture is presented, enabling non-volatile and energy-efficient in-memory computing functionalities, along with an increased scale layout that incorporates 36 MZI elements. The proposed design uses WDM and linear optical processing principles to realize scalable TCAM operations at 50 Gb/s with error rates that range between 10-9 and 10-3, while maintaining zero static power consumption for defining its optical states. The proposed silicon photonic approaches demonstrate high-speed operation credentials and highlight a promising pathway toward larger programmable and CMOS-compatible photonic computing systems. Overall, the presented thesis advances photonic integrated memory and computing systems, highlighting the convergence of photonic memory, search, and computation within a unified in-memory computing hardware framework for next generation high-speed and energy-efficient optical computing infrastructure, capable of overcoming key bottlenecks of electronic systems. Furthermore, the proposed research findings address also the constraints of current photonic memory implementations, such as limited capacity, large footprint, and energy inefficiency, alongside the challenges associated with photonic integration, and incomplete CMOS compatibility.

Η εκρηκτική ανάπτυξη των σύγχρονων συστημάτων υπολογιστικής υψηλών επιδόσεων (High-Performance Computing) και των δικτύων υψηλών ταχυτήτων έχει εντείνει τους περιορισμούς των συμβατικών ηλεκτρονικών τεχνολογιών, ιδιαίτερα τα τελευταία χρόνια. Συγκεκριμένα, η συνεχής αύξηση του όγκου δεδομένων οδηγεί σε μία ραγδαία ζήτηση για λειτουργίες δρομολόγησης και αναζήτησης διευθύνσεων (address look-ups), δημιουργώντας σημαντικά προβλήματα απόδοσης και καθυστέρησης στα σύγχρονα δικτυακά συστήματα και κέντρα δεδομένων (Data Centres). Την ίδια στιγμή, τα φορτία εργασίας που σχετίζονται με την τεχνητή νοημοσύνη (Artificial Intelligence), και ιδιαίτερα με τα μεγάλα γλωσσικά μοντέλα (Large Language Models), τα οποία αυξάνονται ραγδαία, απαιτoύν πρωτοφανείς υπολογιστικούς πόρους για την επεξεργασία τους. Γίνεται λοιπόν κατανοητό πως οι πολυάριθμες υπολογιστικές μονάδες απαιτούν αποδοτική διασύνδεση για την γρήγορη μετάδοση και επεξεργασία της πληροφορίας, που ταυτόχρονα θα πρέπει να πραγματοποιείται με ενεργειακά αποδοτικό τρόπο. Παρά τις αυξημένες υπολογιστικές απαιτήσεις των τελευταίων ετών, τα συστήματα μνήμης δεν έχουν εξελιχθεί με τον ίδιο ρυθμό όπως οι μονάδες επεξεργασίας (Central Processing Units), οδηγώντας στο γνωστό πρόβλημα του «Τείχους Μνήμης» (“Memory Wall”), το οποίο έχει περιορίσει σημαντικά την απόδοση των συμβατικών ηλεκτρονικών αρχιτεκτονικών, για τις εν λόγω λειτουργίες. Σε αυτό το πλαίσιο, η αναδυόμενη φωτονική τεχνολογία και κυρίως τα ολοκληρωμένα φωτονικά κυκλώματα (Photonic Integrated Circuits) έχουν παρουσιαστεί ως μια ιδιαίτερα υποσχόμενη εναλλακτική λύση, καθώς η εγγενής φύση τους προσφέρει εξαιρετικά υψηλό εύρος ζώνης της τάξης των Tb/s, χαμηλή καθυστέρηση και ενεργειακή κατανάλωση, καθώς και την δυνατότητα παραλληλισμού, ξεπερνώντας τις δυνατότητες των συμβατικών ηλεκτρονικών συστημάτων. Ως εκ τούτου, οι τεχνολογίες ολοκληρωμένων φωτονικών κυκλωμάτων που έχουν αναπτυχθεί συγκεκριμένα για οπτικές αρχιτεκτονικές μνημών, όπως για παράδειγμα μνήμες τυχαίας προσπέλασης (Random Access Memories) και μνήμες προσπέλασης μνήμης βάσει περιεχομένου (Content Addressable Memories), προσελκύουν σημαντικό ενδιαφέρον ως βασικοί καταλύτες για τις επερχόμενες γενιές υπολογιστικών και επικοινωνιακών υποδομών και συστημάτων. Η παρούσα διατριβή διερευνά τον σχεδιασμό, την πειραματική υλοποίηση και την επεκτασιμότητα φωτονικών κυκλωμάτων για ολοκληρωμένες αρχιτεκτονικών μνήμης, δίνοντας έμφαση σε πλήρως οπτικά συστήματα μνημών τυχαίας προσπέλασης και προσπέλασης περιεχομένου, για επεξεργασία και δρομολόγηση της πληροφορίας. Ο βασικός στόχος είναι η αντιμετώπιση των θεμελιωδών περιορισμών των ηλεκτρονικών τεχνολογιών μνήμης και δρομολόγησης, αξιοποιώντας κυρίως τα πλεονεκτήματα του αυξημένου εύρους ζώνης και της ενεργειακής αποδοτικότητας που προσφέρουν οι σύγχρονες φωτονικές διατάξεις. Για την αντιμετώπιση των παραπάνω προκλήσεων, η διατριβή αρχικά παρουσιάζει νέες φωτονικές αρχιτεκτονικές βασισμένες σε ενεργές πλατφόρμες φωσφιδίου του ινδίου (Indium Phosphide), επιτρέποντας λειτουργίες μνήμης υψηλής ταχύτητας πλήρως στο οπτικό πεδίο. Συγκεκριμένα, προτείνεται ένα δισταθές στοιχείο μνήμης βασισμένο σε ημιαγώγιμους οπτικούς ενισχυτές (Semiconductor Optical Amplifiers), το οποίο αποτελεί τη βάση για την υλοποίηση ολοκληρωμένων οπτικών συστημάτων (συστήματα μνημών τυχαίας προσπέλασης, κρυφές μνήμες και μνήμες προσπέλασης περιεχομένου). Το προτεινόμενο στοιχείο μνήμης χαρακτηρίζεται τόσο σε στατικές όσο και σε δυναμικές συνθήκες λειτουργίας, επιτυγχάνοντας πλήρη λειτουργία μνήμης σε ρυθμούς μετάδοσης των 5 Gb/s. Η λειτουργικότητα της μνήμης επαληθεύεται μέσω μετρήσεων ρυθμού σφαλμάτων, με επιδόσεις της τάξης του 10⁻⁹ και ποινή ισχύος 4.6 dB. Επιπλέον, το συγκεκριμένο ενεργό στοιχείο αξιοποιείται για την υλοποίηση κελιού μνήμης για αναζήτηση και σύγκριση περιεχομένου, καθώς συνδυάζεται με μία πύλη πρόσβασης βασιζόμενη σε συμβολομετρική διάταξη τύπου Mach-Zehnder (Mach-Zehnder Interferometer) υποβοηθούμενη από οπτικούς ενισχυτές, επιτρέποντας λειτουργίες υψηλής ρυθμαπόδοσης. Η λειτουργία επαληθεύεται πειραματικά στα 5 Gb/s, επιτυγχάνοντας ρυθμούς σφαλμάτων της τάξης του 10⁻⁹ με ποινή ισχύος 8 dB. Στη συνέχεια, προτείνεται μια ολοκληρωμένη αρχιτεκτονική μνήμης υψηλής απόδοσης, η οποία περιλαμβάνει μια διάταξη μνήμης τυχαίας προσπέλασης με χωρητικότητα 16-bit καθώς και ένα πλήρες πρωτότυπο κρυφής μνήμης (cache), αξιοποιώντας αρχές πολυπλεξίας μήκους κύματος (Wavelength Division Multiplexing) για τις λειτουργίες διευθυνσιοδότησης της μνήμης, καθώς και παθητικά κυκλώματα για την αποκωδικοποίηση γραμμών και στηλών, ενώ τα ενεργά στοιχεία οπτικών ενισχυτών προσφέρουν λειτουργίες αποθήκευσης και πρόσβασης των δεδομένων. Επιπλέον, παρουσιάζεται μια πλήρως οπτικήαρχιτεκτονική πίνακα δρομολόγησης και διευθυνσιοδότησης (Address Look-up table) για διευθύνσεις μνήμης των 2-bit, η οποία συνδυάζει τα αντίστοιχα ενεργά στοιχεία για σύγκριση περιεχομένου και επιλογή εξόδου μέσω μνήμης τυχαίας προσπέλασης, επιτυγχάνοντας τις συγκεκριμένες λειτουργίες στα 10 Gb/s με μηδενικά σφάλματα (10⁻⁹) και μέγιστη ποινή ισχύος τα 9 dB. Περαιτέρω, μέσω της συγκεκριμένης διατριβής διερευνώνται προηγμένες προσεγγίσεις φωτονικών διατάξεων πυριτίου (silicon photonics), μέσω της υλοποίησης και αξιολόγησης νέων αρχιτεκτονικών γραμμικών μεταγωγέων τύπου Crossbar, για την υλοποίηση εφαρμογών αναζήτησης ομοιότητας (similarity search functions) και in-memory υπολογιστικής, επιτρέποντας επεκτάσιμες και υψηλής απόδοσης λειτουργίες συγκρίσεων και επεξεργασίας. Συγκεκριμένα, παρουσιάζεται μια διάταξη διαστάσεων 4×4 σε πλατφόρμα πυριτίου, η οποία χρησιμοποιεί οπτικούς διαμορφωτές ηλεκτρο-απορρόφησης (Electro-Absorption Modulators) για την κωδικοποίηση των δεδομένων εισόδου και των προκαθορισμένων αποθηκευμένων τιμών, επιτρέποντας αναλογικές συγκρίσεις έως 2-bit. Παράλληλα, η συγκεκριμένη αρχιτεκτονική υποστηρίζει και την υλοποίηση μη-γραμμικών πράξεων για συγκρίσεις περιεχομένου μέσω του μέτρου ομοιότητας/διαφοράς της απόστασης Hamming (Hamming Distance). Η εν λόγω διάταξη επαληθεύτηκε για τις συγκεκριμένες λειτουργίες σε ρυθμούς μετάδοσης έως 50 Gb/s, με ρυθμούς σφαλμάτων της τάξης του 10⁻³. Επίσης, προτείνεται εναλλακτική μια διάταξη κελιού μνήμης σύγκρισης βάσει περιεχομένου, το οποίο επεκτείνει τις δυνατότητες σύγκρισης και βελτιώνει την ενεργειακή αποδοτικότητα μέσω της αξιοποίησης πολυπλεξίας μήκους κύματος. Η διάταξη αυτή επίσης επαληθεύτηκε πειραματικά μέχρι και τα 50 Gb/s, παρουσιάζοντας ικανοποιητική απόδοση μέσω μετρήσεων Q-factor. Επιπλέον, μέσω περαιτέρω ανάλυσης αποτελέσματα έδειξαν ότι τα προτεινόμενα σχήματα μπορούν να υποστηρίξουν συστήματα μεγαλύτερων διαστάσεων, διατηρώντας την απαιτούμενη ακεραιότητα σήματος και την κατάλληλη ενεργειακή αποδοτικότητα. Τέλος, παρουσιάζεται ακόμα μια νέα αρχιτεκτονική ενός μεταγωγέα τύπου Crossbar διαστάσεων 4×9, όπου οι στατικές καταστάσεις μνήμης εγγράφονται μόνιμα (non-volatile) με την χρήση υπεριώδους ακτινοβολίας (Ultra Violet programmability) και χαρακτηρίζεται από μηδενική κατανάλωση ισχύος. H συγκεκριμένη διάταξη η οποία παρουσιάζει την μεγαλύτερη χωρητικότητα σε σχέση με αντίστοιχες υλοποιήσεις, καθώς εμπεριέχει 36 παθητικά συμβολομετρικά στοιχεία, αξιοποιεί τεχνικές πολυπλεξίας μήκους κύματος και επιτυγχάνει λειτουργίες σύγκρισης στα 50 Gb/s, με ρυθμούς σφαλμάτων που κυμαίνονται μεταξύ 10⁻⁹ και 10⁻³. Οι προτεινόμενες προσεγγίσεις φωτονικής τεχνολογίας πυριτίου αναδεικνύουν τη δυνατότητα για προγραμματιζόμενα και συμβατά φωτονικά υπολογιστικά συστήματα με τεχνολογίες CMOS (CMOS compatible), προσφέροντας υψηλές υπολογιστικές αποδόσεις. Συνολικά, η παρούσα διατριβή προσπαθεί να συμβάλει στην πρόοδο των φωτονικών ολοκληρωμένων συστημάτων μνήμης για υπολογιστικές διαδικασίες, αναδεικνύοντας τις δυνατότητες τους, για αποθήκευση, αναζήτηση και σύγκριση, αλλά και υπολογισμού σε ένα ενιαίο πλαίσιο in-memory υπολογιστικής για τις ανερχόμενες οπτικές υποδομές υψηλής ταχύτητας και ενεργειακής αποδοτικότητας. Την ίδια στιγμή, οι εν λόγω υλοποιήσεις προσπαθούν να αντιμετωπίσουν τους βασικούς περιορισμούς των υφιστάμενων φωτονικών τεχνολογιών μνήμης, όπως η περιορισμένη χωρητικότητα, το μεγάλο αποτύπωμα και η υψηλή ενεργειακή κατανάλωση, καθώς και κρίσιμες προκλήσεις που σχετίζονται με την ολοκλήρωση φωτονικών συστημάτων και την έλλειψη πλήρους συμβατότητας με CMOS τεχνολογίες.