Μελέτη ηλεκτρικών ιδιοτήτων διατάξεων MOSFET δομημένων σε υποστρώματα πυριτίου σε μονωτή: εφαρμογή στις τεχνολογίες Smart-Cut SOI Transistors και SLS ELA Thin-Film Transistors

Abstract

The objective of this doctoral thesis is the study of the electrical properties of MOSFET devices fabricated on two cutting-edge technologies of silicon integrated circuits; the Silicon-On-Insulator (SOI) technology which is related to microprocessors, and the Thin-Film-Transistors (TFT) technology to display applications. The thesis is divided into two parts. In the first part, the study is focused on the effects of electrical stress with hot carriers on SOI n-MOSFET devices. These transistors were fabricated using the Smart-Cut technique. The comparative results of dynamic (AC) and static (DC) stress with hot carriers are presented, in SOI devices with partially depleted (Partially Depleted, PD) silicon film. As a result, a complete criterion for the reliability of these transistors is formed. The knowledge so far of the results of static (DC) stress alone was not sufficient for optimal performance of SOI devices. In addition, results of dynamic (AC) stress have been presented mostly for conventional MOSFET devices. Therefore, the study of the effect of dynamic (AC) stress on SOI devices is the link of the complete frame of their reliability, since it essentially reflects the real operating conditions of the circuits. In the second part, the behavior of the carrier generation/reconnection mechanisms in the drain current, in SLS ELA TFT devices, was studied. Two categories of devices were studied; in the first, the silicon film is structured by elongated grains, while in the second by square-shaped grains. In both cases, the grains are arranged in parallel "avenues", parallel to the transistor channel. The study of the generation/reconnection mechanisms took place during the operation of the transistors in dark and white light conditions. The appearance of polarization phenomena of the gate dielectric and how they affect these mechanisms were also examined.

Στόχος της παρούσας διδακτορικής διατριβής είναι η μελέτη των ηλεκτρικών ιδιοτήτων διατάξεων MOSFET δομημένων σε υποστρώματα πυριτίου σε μονωτή. Ο στόχος αυτός άπτεται στις δύο τεχνολογίες αιχμής των ολοκληρωμένων κυκλωμάτων πυριτίου. Την τεχνολογία πυριτίου σε μονωτή (Silicon-On-Insulator, SOI) η οποία απαντά κυρίως στους μικροεπεξεργαστές, και στην τεχνολογία τρανζίστορ λεπτών υμενίων (Thin-Film-Transitors, TFT) σε εφαρμογές οθονών. Η διατριβή χωρίζεται σε δύο τμήματα. Στο πρώτος μέρος η μελέτη εστιάστηκε στα αποτελέσματα της ηλεκτρικής καταπόνησης με θερμούς φορείς σε διατάξεις SOI n-MOSFET. Τα τρανζίστορ αυτά κατασκευάστηκαν βάσει της τεχνικής Smart-Cut. Η καινοτομία της μελέτης αυτής έγκειται στο γεγονός ότι παρουσιάζονται συγκριτικά αποτελέσματα δυναμικής (AC) και στατικής (DC) καταπόνησης με θερμούς φορείς, σε διατάξεις SOI με μερικώς απογυμνωμένο (Partially Depleted, PD) υμένιο πυριτίου. Κατά συνέπεια δομείται ένα πλήρες κριτήριο για την αξιοπιστία των εν λόγω τρανζίστορ. Η έως τώρα γνώση των αποτελεσμάτων μόνο της στατικής (DC) καταπόνησης δεν αρκούσε για βέλτιστη απόδοση των διατάξεων SOI. Επιπλέον, αποτελέσματα της δυναμικής (AC) καταπόνησης έχουν παρουσιαστεί ως επί το πλείστον για τις συμβατικές διατάξεις MOSFET. Ως εκ τούτου η μελέτη της επίδρασης της δυναμικής (AC) καταπόνησης στις διατάξεις SOI είναι ο συνδετικός κρίκος της πλήρους εικόνας της αξιοπιστίας τους, αφού ουσιαστικά αντικατοπτρίζει τις πραγματικές συνθήκες λειτουργίας των κυκλωμάτων. Στο δεύτερο μέρος μελετήθηκε η συμπεριφορά των μηχανισμών γένεσης/επανασύνδεσης φορέων στο ρεύμα του απαγωγού, σε διατάξεις SLS ELA TFT. Μελετήθηκαν δύο οικογένειες διατάξεων. Στην πρώτη το υμένιο πυριτίου δομείται από επιμήκεις κόκκους, ενώ στη δεύτερη από κόκκους τετραγωνικής μορφής. Και στις δύο περιπτώσεις οι κόκκοι είναι διατεταγμένοι σε παράλληλες «λεωφόρους», παράλληλα προς το κανάλι των τρανζίστορ. Η μελέτη των μηχανισμών γένεσης/επανασύνδεσης έλαβε χώρα κατά τη λειτουργία των τρανζίστορ σε συνθήκες σκότους αλλά και λευκού φωτισμού. Επίσης εξετάστηκε η εμφάνιση φαινομένων πόλωσης του διηλεκτρικού της πύλης και πως επιδρούν στους εν λόγω μηχανισμούς. Αναλυτικότερα: Στο κεφάλαιο 1, που περιλαμβάνει το θεωρητικό μέρος, αναλύονται: i) η δομή MOS, ii) η δομή και λειτουργία του τρανζίστορ MOS (MOSFET), iii) οι χαρακτηριστικές καμπύλες ρεύματος-τάσης της διάταξης MOSFET. Το κεφάλαιο 2 αποτελεί την εισαγωγή στην τεχνολογία SOI όπου αναφέρονται τα πλεονεκτήματα των διατάξεων SOI MOSFET σε σχέση με τις αντίστοιχες συμβατικές. Έμφαση δίνεται στις διατάξεις SOI PD MOSFET καθώς επίσης και στην επίδραση των μεταβατικών φαινομένων σε αυτές. Αναλύεται η επίδραση της δυναμικής/στατικής καταπόνησης με θερμούς φορείς (AC/DC Hot Carrier Stress) στις διατάξεις SOI PD MOSFET. Στο κεφάλαιο 3 αναλύεται η επίδραση της AC/DC καταπόνησης με θερμούς φορείς σε διατάξεις SOI PD MOSFET οι οποίες κατασκευάστηκαν βάσει της τεχνικής Smart-Cut. Οι εν λόγω διατάξεις διακρίνονται σε τρεις κατηγορίες: α) με πλωτό υμένιο πυριτίου (Floating Body MOSFET, FB MOSFET), β) με επαφή στο υμένιο πυριτίου (Body Contact MOSFET, BC MOSFET), γ) με κοινή επαφή υμενίου πυριτίου-πηγής (Body Tied (to Source) MOSFET, ΒΤ MOSFET). Οι διατάξεις αυτές κατασκευάστηκαν με γνώμονα τη δυνατότητα σταδιακής απομόνωσης της επίδρασης του υμενίου πυριτίου στις ηλεκτρικές ιδιότητες των διατάξεων (BT) και έλεγχο του δυναμικού του υμενίου (BC). Η μελέτη αυτή, λαμβάνοντας υπόψη τις διάφορες κατηγορίες διατάξεων ανέδειξε την κυριαρχία δημιουργίας των διεπιφανειακών ατελειών στη διεπιφάνεια οξειδίου πύλης/καναλιού για AC καταπόνηση και την κυριαρχία δημιουργίας σημειακών στο υμένιο πυριτίου για DC καταπόνηση. Το πρώτο μέρος της διατριβής ολοκληρώνεται με τα συμπεράσματα της μελέτης των διατάξεων Smart-Cut SOI. Το κεφάλαιο 4 αποτελεί την εισαγωγή στη τεχνολογία TFT, στις εφαρμογές της και στα χαρακτηριστικά των διατάξεων TFT. Ιδιαίτερη βαρύτητα δίνεται στην επίδραση της δομής του πολυκρυσταλλικού πυριτίου (κόκκοι και κοκκώδη όρια) στα ηλεκτρικά χαρακτηριστικά των εν λόγω διατάξεων. Στο κεφάλαιο 5 αναλύεται η τεχνική κρυστάλλωσης Excimer-Laser-Annealing (ELA). Στο κεφάλαιο 6 παρουσιάζεται η τεχνική της διαδοχικής πλευρικής στερεοποίησης (Sequential Lateral Solidification, SLS). Βάσει των διαδικασιών SLS ELA κατασκευάστηκαν λεπτά υμένια πολυκρυσταλλικού πυριτίου των οποίων οι κόκκοι ήταν: α) επιμήκεις, β) τετραγωνικής μορφής. Στο κεφάλαιο 7 αναπτύσσεται μοντέλο για την ερμηνεία του φαινομένου υπέρβασης του ρεύματος απαγωγού κατά την μετάβαση της διάταξης από κατάσταση OFF σε κατάσταση ON. Η ανάγκη ανάπτυξης του μοντέλου πηγάζει από το γεγονός ότι το σώμα των διατάξεων TFT δε φέρει προσμίξεις και συνεπώς το φαινόμενο υπέρβασης οφείλεται σε διαφορετικούς μηχανισμούς από αυτούς που αναφέρονται στη βιβλιογραφία για την περίπτωση MOSFET σε υπόστρωμα SOI. Το προτεινόμενο μοντέλο βασίστηκε σε μηχανισμούς γένεσης και επανασύνδεσης φορέων στο «σώμα» της διάταξης και η ισχύς του επιβεβαιώθηκε στην περιοχή θερμοκρασιών 200Κ έως 450Κ. Σε χαμηλότερες θερμοκρασίες το φαινόμενο “freeze out” δεν επέτρεπε την εμφάνιση του μεταβατικού φαινομένου. Τέλος η ισχύς του μοντέλου επιβεβαιώθηκε σε διατάξεις με διαφορετικά πάχη υμενίων (100nm, 50nm και 30nm) όπου η πυκνότητα ατελειών αυξάνει όταν το πάχος του υμενίου ελαττώνεται. Στο κεφάλαιο 8 μελετήθηκε η επίδραση των ηλεκτρικών ιδιοτήτων του οξειδίου της πύλης των διατάξεων TFT-MOSFET στο μεταβατικό φαινόμενο του ρεύματος απαγωγού. Ο λόγος που επέβαλλε αυτή τη μελέτη πηγάζει από το γεγονός ότι σε κατηγορία διατάξεων το οξείδιο της πύλης εναποτέθηκε σε χαμηλές θερμοκρασίες (TEOS, ΤetraΕthΟxySilane), συμβατή με την τεχνολογία TFT, και συνεπώς περιέχει σημαντική συγκέντρωση ατελειών. Η ανάλυση των πειραματικών αποτελεσμάτων ανέδειξε ότι το πλάτος του μεταβατικού ρεύματος απαγωγού επηρεάζεται σημαντικά από την πόλωση του διηλεκτρικού της πύλης. Το δεύτερο μέρος της διατριβής ολοκληρώνεται με τα συμπεράσματα της μελέτης των διατάξεων SLS ELA TFT. Στον επίλογο της διατριβής αναδεικνύεται η πρωτοτυπία της ερευνητικής δραστηριότητας, η οποία έγκειται: Α. Στην διαφοροποίηση της εισαγωγής ατελειών που εισάγονται όταν οι διατάξεις SOI-MOSFET υφίστανται AC καταπόνηση θερμών φορέων. Β. Την πειραματική μεθοδολογία που ακολουθήθηκε για την εξαγωγή των συμπερασμάτων. Γ. Την πρόταση μοντέλου, και επιβεβαίωσή του, για την ερμηνεία του μεταβατικού ρεύματος υπέρβασης των διατάξεων TFT-MOSFET. Δ. Την ανάδειξη της επίδρασης της ποιότητας του οξειδίου πύλης στις ηλεκτρικές ιδιότητες των διατάξεων TFT-MOSFET.