Design and implementation of reliability aware hardware trojans and attacks

Abstract

Hardware security has been a great concern in the field of Integrated Circuits (IC) design in the last decades. Specifically, hardware trojans pose the greatest threat to the security of ICs. A hardware trojan is logic inserted in any design, exploiting the design's characteristics with a malicious intent. Leaking information, changing the expected behavior of the circuit, or simply terminating its function altogether are some of the most serious implications of a trojan. A category of especially detrimental hardware attacks aims at exploiting the reliability of the IC, called reliability hardware trojans. Phenomena such as Electromigration (EM) and Single Event Transient (SET) pulses can be exaggerated using a trojan to prevent the intended behavior. The former can render a path inactive earlier than the specifications, the latter can generate a soft error, which, although is a temporary error, can still disturb the functionality of the circuit. Therefore, they need to be thoroughly studied and explored. To further aid the development of satisfactory countermeasures and detection techniques, challenging and realistic benchmarks need to be generated to evaluate the aforementioned techniques. In this dissertation, three examples of hardware attacks on reliability phenomena are described. Each attack's respective hardware trojan is designed and implemented, accompanied by an algorithm to discover the optimal points of attack. The first two examples focus on exploiting the EM phenomenon, while the third focuses on the radiation-induced SET pulses and the generation of soft errors. Firstly, an attack on power grid structures to aggravate the EM phenomenon is described. The attack is achieved by removing the crucial decoupling capacitances, shortening the lifetime of the power grid. The second implements an attack on clock tree networks that accelerates the aging of a branch by adding a resistive element at the point of attack. The power grid and the clock tree are two of the main components of a chip, so an unexpected failure of them will render the whole IC non-functional. Last, a theoretical approach to implementing and injecting into a design a SET-based hardware trojan is presented. The trojan widens the glitch enough to maximize the chances a soft error will occur at the memory cell on the path it is inserted. For the first methodology, several large-scale power grid benchmarks from the OpenROAD project are used to evaluate the efficiency and validity of the method, while for the evaluation of the second, three clock tree networks with different sizes were extracted from a set of microprocessor designs with random control logic and datapath. Since this trojan is only described and not yet implemented, an increase of 15% in the SET glitch's width was applied and several of the ISCAS '98 benchmarks were used to evaluate the effectiveness of the placing technique.

Η ασφάλεια υλικού αποτελεί μεγάλο μέλημα στον τομέα της σχεδίασης ολοκληρωμένων κυκλωμάτων (ΟΚ) τις τελευταίες δεκαετίες. Συγκεκριμένα, τα hardware trojans αποτελούν τη μεγαλύτερη απειλή για την ασφάλεια των ολοκληρωμένων κυκλωμάτων. Το hardware trojan είναι λογική που εισάγεται σε οποιοδήποτε σχέδιο κυκλώματος, εκμεταλλευόμενη τα χαρακτηριστικά του με κακόβουλη πρόθεση. Η διαρροή πληροφοριών, η αλλαγή της αναμενόμενης συμπεριφοράς του κυκλώματος ή απλά ο ολοκληρωτικός τερματισμός της λειτουργίας του είναι μερικές από τις πιο σοβαρές επιπτώσεις ενός trojan. Μια κατηγορία ιδιαίτερα επιζήμιων επιθέσεων υλικού εκμεταλλεύεται την αξιοπιστία του ολοκληρωμένου κυκλώματος, οι οποίες ονομάζονται hardware trojans αξιοπιστίας (reliability hardware trojans). Φαινόμενα όπως η ηλεκτρομετανάστευση (Electromigration - EM) και οι παλμοί Single Event Transient (SET) μπορούν να υπερτονιστούν με τη χρήση ενός trojan για να αποτρέψουν την προβλεπόμενη συμπεριφορά. Το πρώτο μπορεί να καταστήσει ενα μονοπάτι του ΟΚ ανενεργό νωρίτερα από τις προδιαγραφές, το δεύτερο μπορεί να δημιουργήσει ένα Μεταβατικό Σφάλμα, το οποίο, αν και είναι προσωρινό σφάλμα, μπορεί να διαταράξει τη λειτουργικότητα του κυκλώματος. Ως εκ τούτου, πρέπει να μελετηθούν και να διερευνηθούν διεξοδικά. Για να βοηθηθεί περαιτέρω η ανάπτυξη ικανοποιητικών αντιμέτρων και τεχνικών ανίχνευσης, πρέπει να δημιουργηθούν απαιτητικά και ρεαλιστικά benchmarks για την αξιολόγηση των προαναφερθέντων τεχνικών. Στην παρούσα διατριβή περιγράφονται τρία παραδείγματα επιθέσεων υλικού σε φαινόμενα αξιοπιστίας. Σχεδιάζεται και υλοποιείται το hardware trojan για κάθε επίθεση, συνοδευόμενος από έναν αλγόριθμο για την ανακάλυψη των βέλτιστων σημείων επίθεσης. Τα δύο πρώτα παραδείγματα επικεντρώνονται στην εκμετάλλευση του φαινομένου της ηλεκτρομετανάστευσης, ενώ το τρίτο εστιάζει στους παλμούς SET που προκαλούνται από ακτινοβολία και στη δημιουργία μεταβατικών σφαλμάτων. Πρώτον, περιγράφεται μια επίθεση στις δομές του ηλεκτρικού δικτύου για την επιδείνωση του φαινομένου ηλεκτρομετανάστευσης. Η επίθεση επιτυγχάνεται με την αφαίρεση των κρίσιμων χωρητικοτήτων αποσύζευξης, μειώνοντας τη διάρκεια ζωής του δικτύου τροφοδοσίας. Η δεύτερη υλοποιεί μια επίθεση σε δίκτυα δέντρων ρολογιού που επιταχύνει τη γήρανση ενός κλάδου με την προσθήκη ενός ωμικού στοιχείου στο σημείο της επίθεσης. Το δίκτυο ισχύος και το δέντρο ρολογιού είναι δύο από τα κύρια στοιχεία ενός κυκλώματος, οπότε μια απροσδόκητη αποτυχία τους θα καταστήσει ολόκληρο το ΟΚ μη λειτουργικό. Τέλος, παρουσιάζεται μια θεωρητική προσέγγιση για την υλοποίηση και την εισαγωγή σε ένα κύκλωμα ενός hardware trojan με βάση την ευαισθησία της πύληςσε SET. Το hardware trojan διευρύνει τη δυσλειτουργία αρκετά ώστε να μεγιστοποιήσει τις πιθανότητες να συμβεί ένα μεταβατικό σφάλμα στο στοιχείο μνήμης στη διαδρομή που εισάγεται. Για την αξιολόγηση της αποτελεσματικότητας και της εγκυρότητας της πρώτης μεθοδολογίας χρησιμοποιούνται διάφορα μεγάλης κλίμακας benchmarks δικτύων ισχύος από το πρόγραμμα OpenROAD, ενώ τη δεύτερη μεθοδολογίας εξήχθησαν τρία δίκτυα δέντρων ρολογιού με διαφορετικά μεγέθη από ένα σύνολο κυκλωμάτων μικροεπεξεργαστών με τυχαία λογική ελέγχου και μονοπάτι δεδομένων. Δεδομένου ότι το τελευταίο trojan περιγράφεται θεωρητικά μόνο, εφαρμόστηκε αύξηση κατά 15% στο πλάτος της δυσλειτουργίας SET και χρησιμοποιήθηκαν διάφορα από τα benchmarks του ISCAS ’98 για να αξιολογηθεί η τεχνική τοποθέτησης ως προς την αποτελεσματικότητά της.