Μείωση της μέσης υποβάθμισης και/ή διακύμανσης της απόδοσης του επεξεργαστη που προκαλείται από σφάλματα στις κρυφές μνήμες

Περίληψη

Η πρόοδος στις τεχνολογίες ολοκλήρωσης έχει συμβάλει καθοριστικά στην εξέλιξη των ολοκληρωμένων κυκλωμάτων τα οποία αποτελούνται από ένα μεγάλο και ολοένα αυξανόμενο αριθμό τρανζίστορ. Ωστόσο όσο προχωράμε σε μικρότερες τεχνολογίες ολοκλήρωσης αυξάνεται σημαντικά ο αριθμός των ελλαττωματικών στοιχείων που απαρτίζουν τα ολοκληρωμένα κυκλώματα, δηλαδή των τρανζίστορ, τα οποία δεν λειτουργούν σύμφωνα με τις αρχικές τους προδιαγραφές. Σύγχρονες μελέτες έχουν δείξει πως η πιθανότητα ύπαρξης ελαττωματικών τρανζίστορ αυξάνεται σημαντικά καθώς η τεχνολογία ολοκλήρωσης αγγίζει τα όρια των νόμων της φυσικής για την κατασκευή ηλεκτρονικών στοιχείων με τη χρήση πυριτίου. Αυτή η διατριβή προτείνει μεθοδολογίες για τoν περιορισμό της υποβάθμισης της απόδοσης καθώς επίσης και της διακύμανσης της απόδοσης που προκαλούνται από ελαττώματα στις κρυφές μνήμες ενός επεξεργαστή. Έμφαση δίνεται στα στοιχεία μνήμης για δύο κύριους λόγους. Αρχικά οι δομές μνήμης καταλαμβάνουν ένα πολύ μεγάλο μέρος της επιφάνει ...
περισσότερα

Περίληψη σε άλλη γλώσσα

Progress in integration technologies has played a crucial role in the evolution of integrated circuits, which consist of a large and increasingly growing number of transistors. On the other hand, as we progress towards smaller integration technologies, the number of defective elements significantly increases. These defective elements include transistors or memory structures that do not operate according to the initial specifications. Modern studies have shown that the probability of having defective transistors increases significantly as integration technology approaches the limits of the laws of physics for the construction of electronic components using silicon. This dissertation proposes methodologies for the reduction of the performance degradation and performance variance caused by faults in the memory structures of CPU caches. The focus is on memory elements for two main reasons. Firstly, memory structures occupy a very large portion of the processor (this percentage increases as ...
περισσότερα

Όλα τα τεκμήρια στο ΕΑΔΔ προστατεύονται από πνευματικά δικαιώματα.

DOI
10.12681/eadd/57629
Διεύθυνση Handle
http://hdl.handle.net/10442/hedi/57629
ND
57629
Εναλλακτικός τίτλος
Reduction of the average-performance degradation and/or performance variance caused by defects in CPU caches
Συγγραφέας
Μαυρόπουλος, Μιχαήλ (Πατρώνυμο: Νικόλαος)
Ημερομηνία
2024
Ίδρυμα
Πανεπιστήμιο Πατρών. Σχολή Πολυτεχνική. Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής
Εξεταστική επιτροπή
Νικολός Δημήτριος
Κεραμίδας Γεώργιος
Καβουσιάνος Χρυσοβαλάντης
Βέργος Χαρίδημος
Μπέλλας Νικόλαος
Σερπάνος Δημήτριος
Τσιατούχας Γεώργιος
Επιστημονικό πεδίο
Επιστήμες Μηχανικού και ΤεχνολογίαΕπιστήμη Ηλεκτρολόγου Μηχανικού, Ηλεκτρονικού Μηχανικού, Μηχανικού Η/Υ ➨ Υπολογιστές, Υλικό (hardware) και Αρχιτεκτονική
Λέξεις-κλειδιά
Αρχιτεκτονική κρυφών μνημών; Ανοχή σφαλμάτων; Βαθμιαία υποβάθμιση της απόδοσης; Αξιοπιστία
Χώρα
Ελλάδα
Γλώσσα
Αγγλικά
Άλλα στοιχεία
εικ., πιν., σχημ., γραφ.
Στατιστικά χρήσης
ΠΡΟΒΟΛΕΣ
Αφορά στις μοναδικές επισκέψεις της διδακτορικής διατριβής για την χρονική περίοδο 07/2018 - 07/2023.
Πηγή: Google Analytics.
ΞΕΦΥΛΛΙΣΜΑΤΑ
Αφορά στο άνοιγμα του online αναγνώστη για την χρονική περίοδο 07/2018 - 07/2023.
Πηγή: Google Analytics.
ΜΕΤΑΦΟΡΤΩΣΕΙΣ
Αφορά στο σύνολο των μεταφορτώσων του αρχείου της διδακτορικής διατριβής.
Πηγή: Εθνικό Αρχείο Διδακτορικών Διατριβών.
ΧΡΗΣΤΕΣ
Αφορά στους συνδεδεμένους στο σύστημα χρήστες οι οποίοι έχουν αλληλεπιδράσει με τη διδακτορική διατριβή. Ως επί το πλείστον, αφορά τις μεταφορτώσεις.
Πηγή: Εθνικό Αρχείο Διδακτορικών Διατριβών.