Αλγόριθμοι στατικής χρονικής ανάλυσης, υπολογισμού καθυστέρησης και χρονικής εγγύησης ψηφιακών ηλεκτρονικών κυκλωμάτων μικρής κλίμακας (κάτω από 40nm)

Περίληψη

Οι σύγχρονες ροές σχεδιασμού ASIC εξαρτώνται σε μεγάλο βαθμό από την Ποιότητα των Αποτελεσμάτων (Quality of Results - QoR) της Στατικής Χρονικής Ανάλυσης (Static Timing Analysis - STA), καθώς αποτελεί την πλέον εδραιωμένη μέθοδο επαλήθευσης και επικύρωσης χρονισμού για δεκαετίες. Τα έντονα παρασιτικά φαινόμενα, λόγω της ολοένα και περισσότερης συρρίκνωσης των γεωμετριών των νανοηλεκτρονικών συσκευών, σε συνδυασμό με την αυξανόμενη πολυπλοκότητα των κυκλωμάτων, τόσο σε αριθμό συσκευών όσο και διασυνδέσεων, έχουν αποτελέσει πρόκληση για την επίτευξη της μέγιστης δυνατής ακρίβειας και ταχύτητας των τυπικών αλγορίθμων STA. ΄Ενας από τους αλγορίθμους με την υψηλότερη επιρροή για την QoR της Στατικής Χρονικής Ανάλυσης είναι ο υπολογισμός καθυστερήσεων, ο οποίος επηρεάζει επίσης την απόδοση. Η παρούσα διατριβή παρουσιάζει μια μεθοδολογία υπολογισμού καθυστέρησης, η οποία είναι συμβατή με βιομηχανικά μοντέλα χρονισμού και επιτυγχάνει αποτελέσματα με μέγιστη ακρίβεια σε σύγκριση με την ηλεκτρικ ...
περισσότερα

Περίληψη σε άλλη γλώσσα

Modern ASIC design flows are heavily dependent on the Quality of Results (QoR) of Static Timing Analysis (STA), as it has been the timing validation golden standard for decades. The ever pronounced parasitic phenomena, due to the excessive shrinking of process geometries, in conjunction with the ever increasing circuit complexity and scale, have been challenging the accuracy and capacity of the standard STA algorithms. One of the highest influence algorithms for STA QoR is Delay Calculation which also affects performance. This dissertation presents an industrial timing model compatible Delay Calculation methodology that achieves SPICE accurate results while being orders of magnitude faster than SPICE and thus is suitable for use with STA. Furthermore, as circuit reliability has become a major concern for modern mission critical application systems, this thesis presents two novel methodologies of radiation induced Single Event Transients analysis and estimation of circuit sensitivity. T ...
περισσότερα

Όλα τα τεκμήρια στο ΕΑΔΔ προστατεύονται από πνευματικά δικαιώματα.

DOI
10.12681/eadd/56431
Διεύθυνση Handle
http://hdl.handle.net/10442/hedi/56431
ND
56431
Εναλλακτικός τίτλος
Static timing analysis, delay calculation and timing sign-off algorithms for small scale (sub-40nm) digital electronic circuits
Συγγραφέας
Σίμογλου, Σταύρος (Πατρώνυμο: Ανδρέας)
Ημερομηνία
2024
Ίδρυμα
Πανεπιστήμιο Θεσσαλίας. Σχολή Πολυτεχνική. Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Ηλεκτρονικών Υπολογιστών
Εξεταστική επιτροπή
Σωτηρίου Χρήστος
Πλέσσας Φώτιος
Σταμο΄ύλης Γεώργιος
Παυλίδης Βασίλειος
Μακρ΄ής Γεώργιος
Παλιουράς Βασίλειος
Αργυρίου Αντώνιος
Επιστημονικό πεδίο
Επιστήμες Μηχανικού και ΤεχνολογίαΕπιστήμη Ηλεκτρολόγου Μηχανικού, Ηλεκτρονικού Μηχανικού, Μηχανικού Η/Υ ➨ Υπολογιστές, Υλικό (hardware) και Αρχιτεκτονική
Λέξεις-κλειδιά
Στατική Χρονική Ανάλυση; Ηλεκτρονική Αυτοματοποιημένη Σχεδίαση; Ψηφιακά ολοκληρωμένα κυκλώματα; Ηλεκτρονικά σε ιοντίζοντα περιβάλλοντα
Χώρα
Ελλάδα
Γλώσσα
Αγγλικά
Άλλα στοιχεία
εικ., πιν., σχημ., γραφ.
Στατιστικά χρήσης
ΠΡΟΒΟΛΕΣ
Αφορά στις μοναδικές επισκέψεις της διδακτορικής διατριβής για την χρονική περίοδο 07/2018 - 07/2023.
Πηγή: Google Analytics.
ΞΕΦΥΛΛΙΣΜΑΤΑ
Αφορά στο άνοιγμα του online αναγνώστη για την χρονική περίοδο 07/2018 - 07/2023.
Πηγή: Google Analytics.
ΜΕΤΑΦΟΡΤΩΣΕΙΣ
Αφορά στο σύνολο των μεταφορτώσων του αρχείου της διδακτορικής διατριβής.
Πηγή: Εθνικό Αρχείο Διδακτορικών Διατριβών.
ΧΡΗΣΤΕΣ
Αφορά στους συνδεδεμένους στο σύστημα χρήστες οι οποίοι έχουν αλληλεπιδράσει με τη διδακτορική διατριβή. Ως επί το πλείστον, αφορά τις μεταφορτώσεις.
Πηγή: Εθνικό Αρχείο Διδακτορικών Διατριβών.
Σχετικές εγγραφές (με βάση τις επισκέψεις των χρηστών)