Περίληψη
Η αξιοπιστία των Ολοκληρωμένων Κυκλωμάτων (ΟΚ) ήταν ανέκαθεν μία από τις πιο συχνές ανησυχίες στον τομέα του VLSI, πόσο μάλλον σήμερα, που η συνεχής συρρίκνωση της τεχνολογίας που ακολουθεί το Νόμο του Moore τα καθιστά πιο ευάλωτα σε διάφορους παράγοντες. Η πρόκληση που έχει να κάνει με την αξιοπιστία και τα Μεταβατικά Σφάλματα που προκαλούνται από ιονίζουσα ακτινοβολία κερδίζει συνεχώς έδαφος και έχει τραβήξει την προσοχή αρκετών ερευνητών προσφάτως. Ένα σωματίδιο επαρκούς ενέργειας που συγκρούεται με ένα τρανζίστορ μπορεί να προκαλέσειδιαταραχή στην ισορροπία μεταξύ ηλεκτρονίων και οπών εντός της συσκευής, έχοντας ως αποτέλεσμα την αλλαγή της λογικής κατάστασης της εξόδου της πύλης που διαρκεί συνήθως ορισμένα picoseconds. Το προσωρινό αυτό φαινόμενο που εμφανίζεται ως ένας ανεπιθύμητος παλμός στην έξοδο, που καλείται και Single Event Transient (SET), μπορεί να επηρεάσει τη σωστή λειτουργία του κυκλώματος καθώς διαδίδεται και εν τέλει αποθηκεύεται σε κάποιο στοιχείο μνήμης. Αυτό ονομ ...
Η αξιοπιστία των Ολοκληρωμένων Κυκλωμάτων (ΟΚ) ήταν ανέκαθεν μία από τις πιο συχνές ανησυχίες στον τομέα του VLSI, πόσο μάλλον σήμερα, που η συνεχής συρρίκνωση της τεχνολογίας που ακολουθεί το Νόμο του Moore τα καθιστά πιο ευάλωτα σε διάφορους παράγοντες. Η πρόκληση που έχει να κάνει με την αξιοπιστία και τα Μεταβατικά Σφάλματα που προκαλούνται από ιονίζουσα ακτινοβολία κερδίζει συνεχώς έδαφος και έχει τραβήξει την προσοχή αρκετών ερευνητών προσφάτως. Ένα σωματίδιο επαρκούς ενέργειας που συγκρούεται με ένα τρανζίστορ μπορεί να προκαλέσειδιαταραχή στην ισορροπία μεταξύ ηλεκτρονίων και οπών εντός της συσκευής, έχοντας ως αποτέλεσμα την αλλαγή της λογικής κατάστασης της εξόδου της πύλης που διαρκεί συνήθως ορισμένα picoseconds. Το προσωρινό αυτό φαινόμενο που εμφανίζεται ως ένας ανεπιθύμητος παλμός στην έξοδο, που καλείται και Single Event Transient (SET), μπορεί να επηρεάσει τη σωστή λειτουργία του κυκλώματος καθώς διαδίδεται και εν τέλει αποθηκεύεται σε κάποιο στοιχείο μνήμης. Αυτό ονομάζεται Μεταβατικό Σφάλμα και παρόλο που δεν είναι μόνιμο μπορεί να προκαλέσει απρόσμενη συμπεριφορά στο κύκλωμα. Έτσι, είναι σημαντικό για τη βιομηχανία να γνωρίζει την ευπάθεια των κυκλωμάτων σε τέτοιου είδους κινδύνους, ειδικότερα όταν αυτά αφορούν κρίσιμα συστήματα, όπως ιατρικά, αεροηλεκτρονικά, στρατιωτικά, κ.ά. Σε αυτήν τη διατριβή παρουσιάζουμε ένα ολοκληρωμένο πλαίσιο για τη μοντελοποίηση των Μεταβατικών Σφαλμάτων εξαιτίας της ιονίζουσας ακτινοβολίας στη συνδυαστική λογική των ΟΚ, παρέχοντας μία εκτίμηση της Συχνότητας Μεταβατικών Σφαλμάτων (ΣΜΣ), ενός ευρέως διαδεδομένου μέτρου για την ευπάθεια των ΟΚ σε τέτοιους κινδύνους. Η προτεινόμενη μεθοδολογία που βασίζεται σε Monte Carlo προσομοιώσεις, λαμβάνει υπόψην το φυσικό σχέδιο ενός κυκλώματος ούτως ώστε να μοντελοποιήσει τα Single Event Multiple Transients (SEMTs), τα οποία γίνονται ολοένα και πιο συχνά με τη συρρίκνωση της τεχνολογίας. Επίσης, παρουσιάζονται δύο παραλλαγές του κύριου αλγορίθμου της εκτίμησης της ΣΜΣ, για την ταυτοποίηση των ευαίσθητων περιοχών και των πιο ευαίσθητων πυλών ενός κυκλώματος, επιτρέποντας μικρές τροποποιήσεις είτε της σχεδίασης του κυκλώματος, είτε ακόμη και των στρατηγικών χωροθέτησής του στα πρώτα στάδια της σχεδίασης με σκοπό τη μείωση της ΣΜΣ. Τα αποτελέσματα της εκτίμησης της ΣΜΣ επιδεικνύονται με μία ποικιλία προσομοιώσεων που πραγματοποιούνται πάνω στα ISCAS ’89 κυκλώματα για τις τεχνολογίες των 45nm και 15nm, ενώ η επαλήθευση με το εργαλείο προσομοίωσης HSPICE υποδεικνύει αποδεκτή απόκλιση για τα μικρής κλίμακας κυκλώματα. Τέλος, εξετάζεται η συμπεριφορά της σύγχρονης τεχνολογίας κατασκευής ΟΚ Fully-Depleted Silicon-On-Insulator (FDSOI) απέναντι στα χτυπήματα των σωματιδίων και συγκρίνεται με τη συμβατική Bulk τεχνολογία μέσω προσομοιώσεων TCAD.
περισσότερα
Περίληψη σε άλλη γλώσσα
Reliability of Integrated Circuits (ICs) has always been one of the primary concerns in VLSI field, let alone nowadays, when the continuous technology shrinking that follows the Moore’s Law renders them more susceptible to various factors. Recently, the reliability challenge of radiation-induced Soft Errors has drawn remarkable attention of many researchers. A particle of sufficient energy that strikes a transistor may create a disturbance of the equilibrium between the electron and holes within the device and result in changing the logic state of the gate output that usually lasts for some picoseconds. This temporary phenomenon that emerges as a glitch, called Single Event Transient (SET), at the output pulse may affect the proper operation of the circuit as it propagates, and eventually get captured by a storage element. This is called a Soft Error and, although it is not permanent, it may cause unexpected behavior to the circuit. Therefore, it is important for the industry to be acq ...
Reliability of Integrated Circuits (ICs) has always been one of the primary concerns in VLSI field, let alone nowadays, when the continuous technology shrinking that follows the Moore’s Law renders them more susceptible to various factors. Recently, the reliability challenge of radiation-induced Soft Errors has drawn remarkable attention of many researchers. A particle of sufficient energy that strikes a transistor may create a disturbance of the equilibrium between the electron and holes within the device and result in changing the logic state of the gate output that usually lasts for some picoseconds. This temporary phenomenon that emerges as a glitch, called Single Event Transient (SET), at the output pulse may affect the proper operation of the circuit as it propagates, and eventually get captured by a storage element. This is called a Soft Error and, although it is not permanent, it may cause unexpected behavior to the circuit. Therefore, it is important for the industry to be acquainted with the circuit susceptibility to such kind of errors, especially when it comes to critical systems, such as medical, avionics, military, etc. In this dissertation, we present an integrated framework for the modeling of the radiation-induced Soft Errors in the combinational logic of ICs, providing an evaluation of the Soft Error Rate (SER), a widely-used metric for the susceptibility of ICs to such hazards. The proposed methodology, which is based on Monte Carlo simulations, takes into consideration the physical layout of a circuit to deal with the Single Event Multiple Transients (SEMTs), which have become more prevalent with the continuous technology downscaling. Two variations of the main SER estimation algorithm, for the identification of the most susceptible areas of a circuit and the most vulnerable gates, are also presented, allowing for slight modifications of either the circuit design, or the placement strategies in the early design stages, or both to mitigate SER. The SER evaluation results are demonstrated by a variety of simulations performed on ISCAS ’89 benchmark suite for both 45nm and 15nm technologies and their verification with HSPICE simulation tool indicates an acceptable deviation for the small-scale circuits. Finally, the behavior of the state-of-the-art Fully-Depleted Silicon-On-Insulator (FDSOI) process technology concerning the ionizing particle strikes is examined and compared with the traditional Bulk technology through TCAD simulations.
περισσότερα