Realization and physical analysis of field-effect transistors based on GaN nanofins and vertical nanowires

Abstract

Semiconductor nanostructures, such as nanowires (NWs) and nanofins, have gained significant interest as promising elemental building blocks in nanoelectronic and nanophotonic applications. Their reduced dimensionality and high aspect ratio could enhance the miniaturization of devices and lead to high device density, decreased power consumption and high operation frequency. Among them, nanostructures of gallium nitride (GaN) have attracted much attention for the exploitation of the fundamental advantages of GaN material, such as wide direct band gap, high thermal conductivity and high breakdown voltage. This work has created new knowledge for material and device processing effects on the performance of next-generation GaN-based nanoelectronic devices, with focus on field-effect transistors (FETs) based on GaN nanofins (FinFETs) and vertical nanowires (V-NW FETs). Initially, the experimental bottom-up processes for formation of GaN-based NWs and nanofins by Plasma Assisted Molecular Beam Epitaxy (PAMBE) are briefly discussed. The spontaneous growth of GaN NWs by PAMBE resulted to large deviations in shape and size of GaN NWs, critical parameters for the assembly of V-NW FETs, where an accurate control of the position and dimensions of NWs is necessary. Therefore, selective area growth (SAG) was studied for aligning GaN NWs on different substrates without using metal catalysts, which is accomplished by epitaxial growth on a substrate coated with a nanopatterned mask. Two different substrates were used for the SAG of GaN NWs. The growth of GaN NWs on Si (111) substrates patterned with a thermally grown SiO2 mask revealed the difficulty of filling all the Si mask windows with GaN NWs, while the grown GaN NWs exhibited larger diameter than the mask window and, in some cases, inclined direction. Nanoribbons (stripes) were also patterned on the SiO2/Si substrates, resulted to nucleation and growth of multiple GaN NWs inside each nanoribbon, instead of a compact fin material. The use of SiO2/GaN/Si substrates for the SAG of GaN NWs was also investigated. In this case, the deposition of GaN material was enhanced by the reduction of window pitch, with the pitch of 250 nm exhibiting single NW formation that follows the diameter of the mask window. However, photoluminescence (PL) experiments may suggest the formation of crystal defects in these compact NWs, possibly due to coalescence of multiple narrow NWs. The electrical transport properties of GaN NWs grown spontaneously on Si (111) and nanopatterned SiO2/Si (111) substrates were determined, in order to evaluate the unintentional doping, and understand the surface states induced band-bending and the size effects on the conductivity of bottom-up grown GaN NWs. Conventional nanofabrication techniques were used to define multiple ohmic contacts to individual GaN NWs dispersed on SiO2/Si (111) substrates, with NW diameters ranging from 30 to 140 nm and lengths ranging from 500 to 1900 nm. Current-Voltage (I-V) measurements indicated that the apparent resistivity values of GaN NWs depended on their diameter, due to carrier depletion induced by Fermi level pinning at the lateral NW surfaces. Assuming that (EC-EF)S= 0.55 eV at the GaN NW lateral surface, a critical GaN NW diameter of ~87 nm for full depletion (punch through) of the GaN NW was calculated, in agreement with the experimental observations. The actual resistivity of the GaN NW crystal was then calculated by subtracting the value of the critical GaN NW diameter from the nominal one, which resulted to resistivity values in the range of 0.01 to 0.03 Ωcm. The estimated average doping concentration was 5.2 x 1017 cm-3. The n-type behavior of GaN NWs was exploited in the first time, to our knowledge, fabrication of vertical p-Si/n-GaN NW heterojunction diodes. The diodes exhibited a clear rectifying behavior, although a non-optimized fabrication process was used, which is promising for future nanophotonic and nanoelectronic device applications (e.g. nanowire heterojunction solar cells). The difficulties to develop a well-controlled SAG process for GaN NWs and nanofins, within a reasonable time frame, shifted our research interest to a top-down process for their formation from GaN-based films, using three processing steps: nanopatterning by electron-beam lithography (e-beam), reactive-ion etching (RIE) and anisotropic wet-chemical etching, based on a Tetramethylammonium hydroxide (TMAH) solution. The TMAH treatment removes the plasma damage and smoothens the lateral surface of the RIE-formed nanostructures, resulting to very steep and uniform GaN-based NWs and nanofins. The research on FinFETs was focused on the exploitation of the two-dimensional electron gas (2DEG) channel of an AlN/GaN/AlN double barrier heterostructure, which has been proposed and analyzed previously by the lab, for planar High Electron Mobility Transistors (HEMTs). Transistors with metal-oxide-semiconductor (MOS) tri-gate around a fin-shaped channel (MOS-FinHEMTs) were investigated by combining device simulations and experimental device fabrication and characterization. A top-down process was used for the formation of AlN/GaN/AlN nanofins. Single-fin MOS-FinHEMT devices were fabricated for the first time, with fin width (Wfin) of 200, 350, 500 and 650 nm. Multi-fin MOS-FinHEMT devices, with channel consisting of 70 fins with Wfin = 200 nm, and conventional planar gate MOS-HEMTs, were also fabricated for comparison. The dependence of the threshold voltage (Vth) and the maximum drain-source current (Ids,max) on the fin width (Wfin), as well as the effects of ohmic contact resistance, gate-drain and source-gate distance and of the Al2O3 gate dielectric thickness (tox), were determined. Fabricated single-fin MOS-FinHEMT devices, with tox= 20 nm, exhibited a positive shift of Vth, in comparison to a reference planar-gate device, ranging from +0.8 V for Wfin = 650 nm to +3.4 V for Wfin = 200 nm, due to lateral depletion of the channel by the gate contacts on the fin sidewalls. Device simulations were used to reproduce the experimental Vth values and also to predict the Vth of devices with narrower fins, down to Wfin=10 nm. The boundary for normally-off operation (Vth=0 V) was determined for Wfin = 17 nm that may increase up to 31 nm, if the tensile strain of the top AlN barrier in the fin nanostructure is elastically relaxed. A reduction of maximum drain-source current per top gate width (Ids,max/Wg), with decreasing Wfin in the range of 200-650 nm, may result from increased ohmic contact resistance. However, for narrower fins, Ids,max/Wg was predicted to decrease significantly with decreasing Wfin, due to the lateral electron depletion in the nanofins. The Ids,max/Wg will also decrease with increasing distance between the source, gate and drain contacts for any Wfin. The Vth and Ids,max/Wg values were also calculated for Al2O3 thickness in the range of 5 to 40 nm. Finally, GaN V-NW FETs with a Schottky barrier gate (V-NW MESFETs) were fabricated for the first time, using a top-down process to form GaN NWs from a PAMBE GaN epilayer on sapphire (0001) substrate. A nanofabrication process with comprehensive design of all processing steps was developed and validated with the demonstration of GaN V-NW MESFETs, consisting of an array of 900 (30x30) GaN NWs with a diameter of 100 nm and all-around gate length of 250 nm. DC I-V characteristics exhibited normally-off operation and threshold voltage of +0.4 V, due to electron depletion region from the all-around Schottky barrier. The I-V characteristics were dominated by the high source and drain access resistances resulting from electron depletion due to Fermi-level pining by surface states at the lateral GaN NW sides. A maximum drain-source current density (Jds,max) of 330 A/cm2 and maximum transconductance (gm,max) of 285 S/cm2 were determined from I-V measurements. Optimization of the doping profile in the GaN epilayers, surface passivation and a self-aligned gate process technology could address the high access resistance issue. Overall, the research carried out within this thesis, on both GaN-based FinHEMTs and V-NW MESFETs has established critical scientific understanding and technological know-how for achieving further progress in the future. Essential insight was gained for the performance capabilities of these devices, as well as the influence of nanoelectronic device design, nanofabrication processes and material parameters.

Οι ημιαγωγικές νανοδομές, όπως τα νανονήματα (NWs) και οι νανολωρίδες (nanofins), έχουν αποκτήσει σημαντικό ενδιαφέρον ως πολλά υποσχόμενα στοιχειώδη δομικά στοιχεία σε νανοηλεκτρονικές και νανοφωτονικές εφαρμογές. Οι μειωμένες τους διαστάσεις και ο υψηλός λόγος αναλογιών (aspect ratio) θα μπορούσαν να ευνοήσουν τη συρρίκνωση των διατάξεων και να οδηγήσουν σε υψηλή πυκνότητα διατάξεων, μειωμένη κατανάλωση ενέργειας και υψηλή συχνότητα λειτουργίας. Μεταξύ αυτών, οι νανοδομές νιτριδίου του γαλλίου (GaN) έχουν κερδίσει την προσοχή για την αξιοποίηση των θεμελιωδών πλεονεκτημάτων του υλικού GaN, όπως το ευρύ ενεργειακό φάσμα, η υψηλή θερμική αγωγιμότητα και η υψηλή τάση κατάρρευσης. Αυτή η εργασία έχει δημιουργήσει νέα γνώση για την επίδραση του υλικού και των βημάτων επεξεργασίας των διατάξεων στις επιδόσεις των νανοηλεκτρονικών διατάξεων GaN επόμενης γενιάς, με έμφαση στα τρανζίστορ επίδρασης πεδίου (FETs) βασισμένων σε νανολωρίδες GaN (FinFETs) και κατακόρυφα νανονήματα (V-NW FETs ). Αρχικά, αναφέρονται εν συντομία οι πειραματικές ανοδικές (bottom-up) διαδικασίες σχηματισμού GaN-τύπου NWs και νανολωρίδων με χρήση μοριακής επίταξης υποβοηθούμενης από πλάσμα (PAMBE). Η αυθόρμητη ανάπτυξη GaN NWs με χρήση PAMBE οδήγησε σε μεγάλες αποκλίσεις στο σχήμα και το μέγεθος των GaN NWs, κρίσιμες παραμέτρους για το σχηματισμό των V-NW FETs, όπου απαιτείται ακριβής έλεγχος της θέσης και των διαστάσεων των NWs. Ως εκ τούτου, μελετήθηκε η επιλεκτική ανάπτυξη (SAG) για την ευθυγράμμιση των GaN NWs σε διαφορετικά υποστρώματα χωρίς τη χρήση μεταλλικών καταλυτών, η οποία επιτυγχάνεται με επιταξιακή ανάπτυξη σε υπόστρωμα επικαλυμμένο με μία νανοσχηματισμένη μάσκα. Δύο διαφορετικά υποστρώματα χρησιμοποιήθηκαν για την επιλεκτική ανάπτυξη των GaN νανονημάτων. Η ανάπτυξη των GaN NWs σε υποστρώματα Si (111) που σχηματοποιήθηκαν με χρήση θερμικά αναπτυγμένης SiO2 μάσκας αποκάλυψε τη δυσκολία πλήρωσης όλων των παραθύρων Si με GaN NWs, ενώ τα αναπτυγμένα GaN NWs εμφάνισαν μεγαλύτερη διάμετρο από το παράθυρο της μάσκας και σε μερικές περιπτώσεις, κεκλιμένη κατεύθυνση ανάπτυξης. Νανοταινίες (λωρίδες) σχηματοποιήθηκαν επίσης στα SiO2/Si υποστρώματα, που οδήγησαν σε πυρηνοποίηση και ανάπτυξη πολλαπλών GaN NWs μέσα σε κάθε νανοταινία, αντί για ένα συμπαγές υλικό τύπου νανολωρίδας (nanofin). Επίσης, διερευνήθηκε η χρήση υποστρωμάτων SiO2/GaN/Si για την επιλεκτική ανάπτυξη των GaN NWs. Σε αυτή την περίπτωση, η εναπόθεση του υλικού GaN ενισχύθηκε με τη μείωση της απόστασης μεταξύ των παραθύρων, με την απόσταση των 250 nm να εμφανίζει σχηματισμό ενός μεμονωμένου NW που ακολουθεί τη διάμετρο του παραθύρου της μάσκας. Ωστόσο, πειράματα φωτοφωταύγειας (PL) υποδήλωσαν τον πιθανό σχηματισμό κρυσταλλικών ελαττωμάτων (defects) σε αυτά τα συμπαγή NWs, πιθανών λόγω της συσσωμάτωσης πολλαπλών στενών NWs. Οι ηλεκτρικές ιδιότητες μεταφοράς των GaN NWs που αναπτύχθηκαν αυθόρμητα σε υποστρώματα Si (111) και νανοσχηματοποιημένα SiO2/Si (111) υποστρώματα καθορίστηκαν, προκειμένου να αξιολογηθεί το ακούσιο (unintentional) ντόπινγκ και να κατανοηθούν οι επιφανειακές καταστάσεις που εισάγουν κάμψη των ζωνών αγωγιμότητας και τα φαινόμενα διαστάσεων, στην αγωγιμότητα των ανοδικά (bottom-up) αναπτυγμένων GaN NWs. Συμβατικές τεχνικές νανοεπεξεργασίας χρησιμοποιήθηκαν για τον καθορισμό πολλαπλών ωμικών επαφών σε μεμονωμένα GaN NWs διασπαρμένα σε υποστρώματα SiO2/Si (111). Η διάμετρος των NWs κυμαίνονταν από 30 έως 140 nm και το μήκος τους από 500 έως 1900 nm. Μετρήσεις Ρεύματος-Τάσης (I-V) υπέδειξαν ότι οι φαινομενικές τιμές ειδικής αντίστασης των GaN NWs εξαρτώνται από τη διάμετρο τους, λόγω της απογύμνωσης των φορέων που εισάγεται από τo “κλείδωμα” της στάθμης Fermi (Fermi level pinning) στις πλευρικές επιφάνειες των NWs. Υποθέτοντας ότι (EC-EF)S = 0.55 eV στην πλευρική επιφάνεια του GaN NW, υπολογίστηκε μια κρίσιμη διάμετρος του GaN NW ίση με ~87 nm για πλήρη απογύμνωσή του (punch through), σε συμφωνία με τις πειραματικές παρατηρήσεις. Σε συνέχεια, η πραγματική ειδική αντίσταση του GaN NW κρυστάλλου υπολογίστηκε αφαιρώντας την τιμή της κρίσιμης διαμέτρου του GaN NW από την ονομαστική τιμή, η οποία είχε ως αποτέλεσμα τον υπολογισμό ειδικών αντιστάσεων με εύρος τιμών από 0.01 έως 0.03 Ωcm. Η εκτιμώμενη μέση τιμή συγκέντρωσης προσμίξεων ήταν ίση με 5.2 x 1017 cm-3. Η συμπεριφορά τύπου-n των GaN NWs εκμεταλλεύτηκε στην κατασκευή κατακόρυφων διόδων για πρώτη φορά, όπως γνωρίζουμε, από p-Si/n-GaN ετεροεπαφές. Οι δίοδοι παρουσίασαν μια καθαρή ανορθωτική συμπεριφορά, αν και χρησιμοποιήθηκε μια μη βελτιστοποιημένη διαδικασία κατασκευής, το οποίο είναι ενθαρρυντικό για μελλοντική εφαρμογή σε νανοφωτονικές και νανοηλεκτρονικές διατάξεις (π.χ. φωτοβολταϊκά κελιά ετεροεπαφών με χρήση νανονημάτων). Οι δυσκολίες ανάπτυξης μιας καλά ελεγχόμενης διαδικασίας επιλεκτικής ανάπτυξης των GaN NWs και νανολωρίδων, μέσα σε ένα εύλογο χρονικό πλαίσιο, έστρεψαν το ερευνητικό μας ενδιαφέρον σε μια καθοδική (top-down) διαδικασία για τον σχηματισμό τους από GaN-τύπου στρώματα (films), χρησιμοποιώντας τρία βήματα επεξεργασίας: νανοσχηματοποίηση με χρήση λιθογραφίας ηλεκτρονικής δέσμης (e-beam lithography), ξηρή εγχάραξη (RIE) και ανισοτροπική χημική εγχάραξη (wet-chemical etching), βασισμένη σε διάλυμα από τετραμεθυλο-υδροξείδιο του αμμωνίου (TMAH). Η επεξεργασία με TMAH απομακρύνει τη ζημιά που προκάλεσε το πλάσμα και εξομαλύνει την πλευρική επιφάνεια των νανοδομών που σχηματίστηκαν με RIE, έχοντας ως αποτέλεσμα το σχηματισμό πολύ απότομων και ομοιόμορφων GaN-τύπου νανονημάτων και νανολωρίδων. Η έρευνα στα FinFETs επικεντρώθηκε στην εκμετάλλευση του καναλιού δισδιάστατου αέριου ηλεκτρονίων (2DEG) μιας ετεροδομής διπλού φράγματος AlN/GaN/AlN, η οποία έχει προταθεί και αναλυθεί προηγουμένως από το εργαστήριο για επίπεδες δομές τρανζίστορ υψηλής ευκινησίας (HEMTs). Τρανζίστορ με τριπλή πύλη μετάλλου-οξειδίου-ημιαγωγού (MOS) γύρω από κανάλι σχήματος λωρίδας (MOS-FinHEMTs) ερευνήθηκαν, συνδυάζοντας προσομοιώσεις διατάξεων και κατασκευή και χαρακτηρισμό πειραματικών διατάξεων. Μία top-down διαδικασία χρησιμοποιήθηκε για το σχηματισμό των ΑlΝ/GaN/ΑΙΝ νανολωρίδων. Διατάξεις MOS-FinHEMTs με μεμονωμένη νανολωρίδα κατασκευάστηκαν για πρώτη φορά, με πλάτος νανολωρίδας (Wfin) ίσο με 200, 350, 500 και 650 nm. Διατάξεις MOS-FinHEMTs πολλαπλών νανολωρίδων, με κανάλι αποτελούμενο από 70 νανολωρίδες με Wfin= 200 nm, και συμβατικές διατάξεις MOS-HEMTs με επίπεδη πύλη, κατασκευάστηκαν επίσης για σύγκριση. Η εξάρτηση της τάσης κατωφλίου (Vth) και του μέγιστου ρεύματος απαγωγού-πηγής (Ids,max) από το πλάτος της νανολωρίδας (Wfin), καθώς επίσης και οι επιδράσεις της ωμικής αντίστασης επαφής, των αποστάσεων πύλης-απαγωγού και πηγής-πύλης, και του πάχους του Al2O3 διηλεκτρικού στην πύλη (tox), καθορίστηκαν. Οι MOS-FinHEMT διατάξεις μεμονωμένης νανολωρίδας που κατασκευάστηκαν, με tox= 20 nm, παρουσίασαν μια θετική μετατόπιση της Vth σε σχέση με μια διάταξη αναφοράς με επίπεδη πύλη, που κυμαίνονταν από +0.8 V για Wfin= 650 nm έως +3.4 V για Wfin= 200 nm, λόγω της πλευρικής απογύμνωσης του καναλιού από τις επαφές της πύλης στα πλευρικά τοιχώματα των νανολωρίδων. Οι προσομοιώσεις των διατάξεων χρησιμοποιήθηκαν για την αναπαραγωγή των πειραματικών Vth τιμών και επιπλέον για την πρόβλεψη των Vth των διατάξεων με στενότερες νανολωρίδες, έως Wfin= 10 nm. Το όριο για normally-off λειτουργία (Vth= 0 V) προσδιορίστηκε για Wfin= 17 nm που μπορεί να αυξηθεί έως και τα 31 nm αν η τάση εφελκυσμού (tensile strain) του ανώτερου φράγματος AlN στη νανοδομή νανολωρίδων χαλαρώσει ελαστικά (elastic strain relaxation). Μια μείωση του μέγιστου ρεύματος απαγωγού-πηγής ως προς το πλάτος της οριζόντιας διάστασης πλάτους της πύλης (Ids,max/Wg), μειώνοντας το Wfin στην περιοχή των 200-650 nm, μπορεί να προκύψει από την αύξηση της ωμικής αντίστασης επαφής. Ωστόσο, για στενότερες νανολωρίδες, οι τιμές των Ids,max/Wg αναμένεται να μειώνονται σημαντικά με τη μείωση του Wfin, λόγω της πλευρικής απογύμνωσης των ηλεκτρονίων μέσα στις νανολωρίδες. Οι τιμές των Ids,max/Wg θα μειωθούν επίσης με την αύξηση της απόστασης μεταξύ των επαφών πηγής, πύλης και απαγωγού για οποιοδήποτε Wfin. Οι τιμές των Vth και Ids,max/Wg υπολογίστηκαν επίσης για πάχος του Al2O3 στην περιοχή από 5 έως 40 nm. Τέλος, κατασκευάστηκαν για πρώτη φορά GaN V-NW FETs με πύλη φράγματος Schottky (V-NW MESFETs), χρησιμοποιώντας μια top-down διαδικασία για να σχηματιστούν τα GaN NWs από ένα PAMBE GaN επιταξιακό στρώμα αναπτυγμένο σε υπόστρωμα σαπφείρου (0001). Μια μεθοδολογία νανοεπεξεργασίας με αναλυτικό σχεδιασμό όλων των βημάτων επεξεργασίας αναπτύχθηκε και επικυρώθηκε με την κατασκευή GaN V-NW MESFETs, αποτελούμενων από μια συστοιχία 900 (30x30) GaN NWs με διάμετρο 100 nm και μήκος ολόγυρης (all-around) πύλης ίσο με 250 nm. Τα DC I-V χαρακτηριστικά παρουσίασαν normally-off συμπεριφορά και τάση κατωφλίου +0.4 V, εξαιτίας της περιοχής απογύμνωσης των ηλεκτρονίων από το φράγμα Schottky. Τα I-V χαρακτηριστικά κυριαρχήθηκαν από τις υψηλές αντιστάσεις πηγής και απαγωγού λόγω της απογύμνωσης των ηλεκτρονίων εξαιτίας του “κλειδώματος” της στάθμης Fermi (Fermi level pinning) που εισάγεται από τις επιφανειακές καταστάσεις στις πλευρικές επιφάνειες των NWs. Μια μέγιστη πυκνότητα ρεύματος απαγωγού-πηγής (Jds,max) ίση με 330 Α/cm2 και μια μέγιστη διαγωγιμότητα (gm,max) ίση με 285 S/cm2 προσδιορίστηκαν από μετρήσεις Ρεύματος-Τάσης. Η βελτιστοποίηση του προφίλ ντόπινγκ στα επιταξιακά στρώματα GaN, η παθητικοποίηση της επιφάνειας (surface passivation) και μία τεχνολογία αυτόματης ευθυγράμμισης (self-aligned) της πύλης θα μπορούσαν να διευθετήσουν τα θέματα υψηλών αντιστάσεων. Συνολικά, η έρευνα που διεξήχθη στο πλαίσιο αυτής της εργασίας, τόσο για τα GaN-τύπου FinHEMTs όσο και για τα V-NW MESFETs, επέδειξε κρίσιμη επιστημονική κατανόηση και τεχνογνωσία για την επίτευξη περαιτέρω προόδου στο μέλλον. Σημαντική γνώση αποκτήθηκε για τις δυνατότητες απόδοσης αυτών των διατάξεων, καθώς και την επίδραση του σχεδιασμού των νανοηλεκτρονικών διατάξεων, των διαδικασιών νανοεπεξεργασίας και των παραμέτρων των υλικών.